

Portes Lògiques Integrades per SSI

Joan Ribot Oliver, *Universitat de les Illes Balears, Palma, Mallorca, 07122, Espanya*

Unai Etxebarrieta, *Universitat de les Illes Balears, Palma, Mallorca, 07122, Espanya*

Abstract—

Aquest article consisteix en la descripció i anàlisi d'una pràctica de laboratori de l'assignatura Instrumentació electrònica i digital. Aquesta es dirigeix a les portes lògiques integrades tipus SSI (Small-Scale of Integration, per les seves sigles en anglès), concretament al model 74HC132.

En aquest experiment s'estudia la implementació de les funcions lògiques bàsiques amb els components SSI, dissenyats en els anys 60. En els seus orígens els circuits integrats constaven d'entre 10 i 100 transistors i una desena de portes lògiques. Amb el pas de les dècades aquests nombres han crescut exponencialment: avui en dia els circuits integrats poden arribar a tenir més de 10^{10} transistors i més de 10^5 portes lògiques. Aquests són creats amb el que es denomina com a Giga Large-Scale of Integration (GLSI), una tecnologia molt més sofisticada que l'anteriorment esmentada SSI.

Descripció del circuit

La porta lògica que es fa servir és la ja citada 74HC132. Aquesta és una porta lògica amb quatre portes NAND Schmitt-trigger independents. El terme "NAND" fa referència a l'operació lògica NAND (NOT-AND), que retorna un valor alt (1) només quan totes les seves entrades són baixes (0). Això significa que la sortida de la porta és baixa (0) si una o més de les seves entrades són altes (1).

El "Schmitt-trigger" és un element afegit a les portes NAND. Aquest component proporciona un nivell de tolerància al soroll elèctric o a les fluctuacions de senyal. Això implica que les portes Schmitt-trigger proporcionen un canvi de nivell més net en les seves sortides.

Cada porta de la 74HC132 té dues entrades (A i B) i una sortida (Y), veure Figura 1. Les entrades 7 i 14 són les que s'empren per polaritzar el circuit i fan que aquest funcioni correctament.




FIGURE 1. IC 74HC132 vist d'adalt.

SECCIONS

Verificació del circuit

Per comprovar que el circuit integrat funciona correctament cal seguir una sèrie de passes. Primerament s'ha de polaritzar el circuit amb $V_{CC} = 5\text{ V}$ i $GND = 0\text{ V}$. Llavors s'ha de comprovar el comportament de les portes **NAND**, que presenten la següent funció:

$$Y = \overline{A \cdot B} \quad (1)$$

on A i B són les entrades i Y és la sortida.

La taula de veritat obtinguda experimentalment per a cada porta NAND del circuit integrat és la següent:

TABLE 1. Porta NAND

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Com es pot observar les respostes obtingudes són les esperades. Un "0" és el valor baix i significa que el

voltatge és nul (valor de VCC). Un "1" és un valor alt i vol dir que el voltatge és el de la font (valor de GND).

Per realitzar aquestes taules de veritat el muntatge del circuit que s'ha de fer és el de la Figura 2.




FIGURE 2. Muntatge per comprovar el funcionament del circuit (porta NAND). Els cables negre i gris són els polaritzadors i els cables rosa i blau són les entrades. La sortida es mesura amb el voltímetre (en la imatge no mesura res).

Portes NOT, NOR, OR, i AND

Combinant adequadament les portes NAND es poden obtenir altres portes lògiques com són les d'aquesta subsecció.

L'operació lògica **NOT** inverteix el valor de la seva entrada. Si l'entrada és alta (1), la sortida de la porta NOT és baixa (0), i si l'entrada és baixa (0), la sortida és alta (1). Aquesta porta s'utilitza per a invertir o negar una senyal lògica:

$$Y = \bar{A} = \bar{B} \quad (2)$$

La taula de veritat per aquesta senzilla funció és la següent:

TABLE 2. Porta AND

A	Y
0	1
1	0

Per aconseguir obtenir una porta NOT a partir del circuit integrat s'ha de curtcircuitar l'entrada d'una de les portes NAND d'aquest, així com es pot veure en la Figura 3.




FIGURE 3. Porta lògica NOT. Entrada d'una porta NAND curtcircuitada. El valor mesurat amb el voltímetre és la sortida, en aquest cas és el valor alt (1) i coincideix amb la taula de veritat ja que l'entrada és un valor alt.

L'operació lògica **AND** retorna un valor alt (1) només quan totes les seves entrades són altes (1). Si alguna de les entrades és baixa (0), la sortida de la porta AND és baixa (0). Això significa que la porta AND actua com una operació de multiplicació lògica:

$$Y = A \cdot B \quad (3)$$

La taula de veritat obtinguda experimentalment per aquesta porta lògica és la següent:

TABLE 3. Porta AND

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

Per aconseguir una porta AND a partir del circuit integrat s'ha de realitzar un senzill muntatge que consisteix en connectar la sortida d'una NAND i curtcircuitar-la a les entrades d'una altra NAND, com es pot observar en la Figura 4.

L'operació lògica **OR** retorna un valor alt (1) si alguna de les seves entrades és alta (1). Només quan totes les entrades són baixes (0), la sortida de la porta OR és baixa (0). Això significa que la porta OR actua com una operació de suma lògica, és a dir, es realitza àlgebra booleana. Aquesta descripció es tradueix en la següent equació:

$$Y = A + B \quad (4)$$




FIGURE 4. Porta lògica AND. La sortida de la primera porta NAND és l'entrada curtcircuitada de la segona NAND.

La taula de veritat obtinguda experimentalment per la porta lògica OR és la següent:

TABLE 4. Porta OR

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Per aconseguir una porta OR a partir del circuit integrat s'han de realitzar diferents passes: curtcircuitant dues NAND i connectar les sortides a una tercera NAND. Llavors s'obté una OR, veure Figura 5.

L'operació lògica **NOR** retorna un valor alt (1) només quan totes les seves entrades són baixes (0). Si una o més de les entrades són altes (1), la sortida de la porta NOR és baixa (0). Això significa que la NOR actua com una negació de la OR, de manera que l'equació resultant que descriu aquesta porta és la següent:

$$Y = \overline{A + B} \quad (5)$$

La taula de veritat obtinguda experimentalment per la porta lògica OR és la següent:

TABLE 5. Porta NOR

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0




FIGURE 5. Porta lògica OR. Entrades a les dues primeres NAND curtcircuitades. Calor de sortida alt (1), d'acord amb la taula de veritat corresponent a una entrada alta (1) i una baixa (0).

Per aconseguir una porta NOR s'ha de repetir el procés: obtenir una OR i tot seguit negar-la amb una NOT, curtcircuitant una NAND (veure Figura 6).




FIGURE 6. Porta lògica NOR. Negació d'una porta OR. Imatge cedida pel company Iker Lomas Javaloyes (amb permís) ja que nosaltres no vam realitzar la fotografia d'aquest circuit.

Implementació funció de quatre variables
Amb aquest circuit es pot implementar una gran varietat de funcions. En el nostre cas s'ha decidit crear

una funció de quatre variables prèviament pensada de manera que el muntatge és el més senzill possible. Aquesta és la que segueix

$$Z = \overline{A \cdot B \cdot C \cdot D} = A \cdot B + C \cdot D \quad (6)$$

on Z és la sortida i les entrades són A, B, C, i D.

La corresponent taula de veritat és la següent:

TABLE 6. Funció Z de quatre variables

A	B	C	D	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Per aconseguir aquesta funció just es necessiten tres NAND: les dues primeres reben A, B, C, i D i les entrades de la darrera reb les sortides de les dues primeres (veure Figura 7).




FIGURE 7. Muntatge per obtenir la funció Z.

Comprovació del sistema Schmitt-trigger

El voltatge màxim obtingut pels valors baixos (0) és d'uns 100 mV, en canvi, el voltatge mínim en els valors

alts (1) és (en valor absolut) de 4,75 v aproximadament.

Com ja s'ha esmentat amb anterioritat les NAND presenten el sistema Schmitt-trigger. Per comprovar aquest fet es cerca el voltatge límit en el que es realitza el canvi d'estat (pas de (0) a (1) o viceversa) amb una porta NOT (veure Figura 3). En aquest cas el límit s'apropa al valor mitjà del voltatge de polarització.




FIGURE 8. Voltatge d'entrada inicialment nul (VDD). Aquest augmenta progressivament




FIGURE 9. Voltatge d'entrada inicialment màxim (GND). Aquest disminueix progressivament

Com es pot apreciar el canvi d'estat és bastant net. Només hi ha problemes aprop del valor citat anteriorment. Si es fes aquest mateix procés amb el 74HC00 el resultat seria diferent ja que les portes NAND no tenen el disparador Schmitt. En aquest cas es podria donar que a prop del canvi d'estat el valor oscil·lès entre 0 i 1.

CONCLUSIÓ

Per entendre com funcionen els circuits lògics és útil emprar circuits com el 74HC132. És una manera de passar del paper al món real, encara que aquest tipus de circuits no sigui el millor.

Per a realitzar aquest informe tan sols s'ha emprat la informació proporcionada per part del professorat en el guió de pràctiques, per tant, no hi ha bibliografia.